

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of

Tsuyoshi TAMURA

Application No.:

09/911,829

Filed: July 25, 2001

Docket No.:

Group Art Unit:

110196

2673

For:

RAM-INCORPORATED DRIVER, AND DISPLAY UNIT AND ELECTRONIC

EQUIPMENT USING THE SAME

#### **CLAIM FOR PRIORITY**

Director of the U.S. Patent and Trademark Office Washington, D.C. 20231

Sir:

The benefit of the filing dates of the following prior foreign applications filed in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 11-338146 filed November 29, 1999 and Japanese Patent Application No. 2000-211079 filed July 12, 2000.

In support of this claim, certified copies of said original foreign applications:

X	are filed herewith.
	were filed on in Parent Application No filed
	will be filed at a later date.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of these documents.

Respectfully submitted,

James A. Oliff

Registration No. 27,075

Thomas J. Pardini Registration No. 30,411

JAO:TJP/kaf

Date: September 20, 2001

OLIFF & BERRIDGE, PLC P.O. Box 19928 Alexandria, Virginia 22320 Telephone: (703) 836-6400

DEPOSIT ACCOUNT USE **AUTHORIZATION** Please grant any extension necessary for entry; Charge any fee due to our Deposit Account No. 15-0461



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日 Date of Application:

1999年11月29日

出願番号 Application Number:

平成11年特許願第338146号

出 願 人 Applicant(s): セイコーエプソン株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 8月17日







出証番号 出証特2001-3072980

#### 特平11-338146

【書類名】

特許願

【整理番号】

EP214501

【提出日】

平成11年11月29日

【あて先】

特許庁長官殿

【国際特許分類】

G09G 3/36

H04N 5/66

· 【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

田村 剛

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】 布施 行夫

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】 100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】 03-5397-0891

## 特平11-338146

【手数料の表示】

【予納台帳番号】 039491

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】

要

#### 【書類名】 明細書

【発明の名称】 RAM内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器

#### 【特許請求の範囲】

【請求項1】 外部MPUからのコマンド、静止画データおよび動画データに基づいて表示部を表示駆動するRAM内蔵ドライバにおいて、

前記外部MPUからの前記静止画データを伝送する第1のバスラインと、

前記外部MPUからの前記動画データを伝送する第2のバスラインと、

前記静止画データおよび前記動画データを記憶するRAMと、

前記静止画データを書き込むための前記RAMのカラムアドレスを指定する第 1のカラムアドレス制御回路と、

前記動画データを書き込むための前記RAMのカラムアドレスを指定する第2のカラムアドレス制御回路と、

前記静止画データを書き込むための前記RAMのページアドレスを指定する第 1のページアドレス制御回路と、

前記動画データを書き込むための前記RAMのページアドレスを指定する第2のページアドレス制御回路と、

前記外部MPUからの前記コマンドに基づいて、前記第1,第2のカラムアドレス制御回路および前記第1,第2のページアドレス制御回路を制御するMPU系制御回路と、

前記RAMに記憶された前記静止画データおよび前記動画データを、表示データとして読み出し制御する表示アドレス制御回路と、

前記MPU系制御回路とは独立して、前記表示アドレス制御回路を制御するドライバ系制御回路と、

を有することを特徴とするRAM内蔵ドライバ。

【請求項2】 請求項1において、

前記RAMのメモリセルに接続された第1の一対のビット線と、

前記RAMのメモリセルに接続された第2の一対のビット線と、

前記第1のカラムアドレス制御回路に制御されて前記第1の一対のビット線と 前記第1のバスラインとを接続する第1のカラムスイッチと、

前記第2のカラムアドレス制御回路に制御されて前記第2の一対のビット線と 前記第2のバスラインとを接続する第2のカラムスイッチと、

前記メモリセル内のメモリ素子と前記第1の一対のビット線との間に設けられた第1のスイッチの制御端子に、前記第1のページアドレス制御回路からの信号を伝送する第1のワード線と、

前記メモリ素子と前記第2の一対のビット線との間に設けられた第2のスイッチの制御端子に、前記第2のページアドレス制御回路からの信号を伝送する第2のワード線と、

を有することを特徴とするRAM内蔵ドライバ。

【請求項3】 請求項1において、

前記RAMは、前記第1のバスラインを経由した前記静止画データを記憶する第1のRAMと、前記第2のバスラインを経由した前記動画データを記憶する第2のRAMとを有し、

前記表示アドレス制御回路は、前記第1のRAMからの静止画データを表示データとして読み出し制御する第1の表示アドレス制御回路と、前記第2のRAMからの動画データを表示データとして読み出し制御する第2の表示アドレス制御回路とを有し、

前記第1のRAMは、前記第1のカラムアドレス制御回路および前記第1のページアドレス制御回路により書き込みアドレスが制御され、

前記第2のRAMは、前記第2のカラムアドレス制御回路および前記第2のページアドレス制御回路により書き込みアドレスが制御されることを特徴とするRAM内蔵ドライバ。

【請求項4】 請求項1乃至3のいずれかにおいて、

前記第1のカラムアドレス制御回路は、前記MPU系制御回路からの信号に基づいて、前記RAMの読み出しカラムアドレスを指定し、

前記第1のページアドレス制御回路は、前記MPU系制御回路からの信号に基づいて、前記RAMの読み出しページアドレスを指定することを特徴とするRA

M内蔵ドライバ。

【請求項5】 複数の第1の電極と複数の第2の電極により駆動される電気 光学素子を有するパネルと、

前記複数の第1の電極を駆動する請求項1乃至4のいずれかに記載のRAM内 蔵ドライバと、

前記複数の第2の電極を走査駆動する走査駆動ドライバと、

を有することを特徴とする表示ユニット。

【請求項6】 請求項5に記載の表示ユニットと、

前記表示ユニットに前記コマンド、前記静止画データおよび前記動画データを 供給するMPUと、

を有することを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、一画面内に静止画および動画を表示駆動するRAM内蔵ドライバ並 びにそれを用いた表示ユニットおよび電子機器に関する。

[0002]

【背景技術および発明が解決しようとする課題】

例えば携帯電話機を例に挙げれば、MPEG (Moving Picture Experts Group )の規格により圧縮して符号化された画像データを受信または送信する技術が提案されている。

[0003]

この場合、携帯電話機の表示部には、例えば図3に示す液晶パネル22には、 受信された動画が動画表示領域22Aに表示される。一方、液晶パネル22の静 止画表示領域22Bには、例えばその動画に関する説明、操作情報などの静止画 が表示される。

[0004]

動画表示領域22Aに動画を表示するためには、液晶ドライバ内のRAMの記憶領域のうち、動画表示領域22Aと対応する動画記憶領域にて、リアルタイム

で動画データを書き換える必要がある。

[0005]

一方、静止画表示領域22Bに表示される静止画は、携帯電話機のキー操作時等に応じて変更され、RAMの記憶領域のうち、静止画表示領域22Bと対応する静止画記憶領域の静止画データを書き換える必要が生じる。

[0006]

しかし、RAMの静止画記憶領域にて静止画データを書き換えるには、リアルタイムで動画データが伝送されるバスラインを使用して、一画面の動画データと次の一画面の動画データを伝送する間の隙間を利用するしかない。

[0007]

このように、動画データの画面間の限られた時間内で静止画データを伝送することは、動画データおよび静止画データを表示ユニットに供給するMPUの動作時間を拘束し、表示ユニット以外の回路も制御するMPUの動作上の時間的制約などが大きくなる。

[0008]

そこで、本発明の目的は、RAMに対する動画データの書き換えタイミングとは無関係に、静止画データを書き換えることが可能なRAM内蔵ドライバ並びに それを用いた表示ユニットおよび電子機器を提供することにある。

[0009]

【課題を解決するための手段】

本発明の一態様に係るRAM内蔵ドライバは、外部MPUからのコマンド、静止画データおよび動画データに基づいて表示部を表示駆動するものである。

[0010]

このRAM内蔵ドライバは、外部MPUからの静止画データを伝送する第1のバスラインと、外部MPUからの動画データを伝送する第2のバスラインと、静止画データおよび動画データを記憶するRAMと、静止画データを書き込むためのRAMのカラムアドレスを指定する第1のカラムアドレス制御回路と、動画データを書き込むためのRAMのカラムアドレスを指定する第2のカラムアドレス制御回路と、静止画データを書き込むためのRAMのページアドレスを指定する

第1のページアドレス制御回路と、動画データを書き込むためのRAMのページアドレスを指定する第2のページアドレス制御回路と、外部MPUからの前記コマンドに基づいて、第1,第2のカラムアドレス制御回路および第1,第2のページアドレス制御回路を制御するMPU系制御回路と、RAMに記憶された静止画データおよび動画データを、表示データとして読み出し制御する表示アドレス制御回路と、MPU系制御回路とは独立して、表示アドレス制御回路を制御するドライバ系制御回路とを有する。

#### [0011]

本発明の一形態によれば、静止画、動画は第1,第2のバスラインにより別系統にて伝送される。また、RAMにデータを書き込むためのカラムおよびページアドレスも、静止画と動画とで別系統で指定される。

### [0012]

このため、動画データをRAMに書き換えながら、同時に静止画データを書き換えることができ、動画データの書き込みの終了を待って静止画データを書き込む必要がない。

#### [0013]

本発明の一形態に係るRAM内蔵ドライバでは、RAMのメモリセルに接続された第1の一対のビット線と、RAMのメモリセルに接続された第2の一対のビット線と、第1のカラムアドレス制御回路に制御されて第1の一対のビット線と第1のバスラインとを接続する第1のカラムスイッチと、第2のカラムアドレス制御回路に制御されて第2の一対のビット線と第2のバスラインとを接続する第2のカラムスイッチと、メモリセル内のメモリ素子と第1の一対のビット線との間に設けられた第1のスイッチの制御端子に、前記第1のページアドレス制御回路からの信号を伝送する第1のワード線と、メモリ素子と第2の一対のビット線との間に設けられた第2のスイッチの制御端子に、前記第2のページアドレス制御回路からの信号を伝送する第2のワード線とを設けることができる。

#### [0014]

このように、静止画用と動画用とでポートを異ならせたデュアルポートとして いる。すなわち、第1のカラムアドレス制御回路および第1のページアドレス制 御回路にて指定されるメモリセルに、第1のビット線対を経由して静止画データを書き込み可能としている。また、第2のカラムアドレス制御回路および第2のページアドレス制御回路にて指定されるメモリセルに、第2のビット線対を経由して動画データを書き込み可能としている。こうして、RAMの記憶領域を拡大せずに、静止画データおよび動画データを任意のセルに書き込むことが可能となる。

#### [0015]

本発明の一形態に係るRAM内蔵ドライバでは、RAMとして、第1のバスラインを経由した静止画データを記憶する第1のRAMと、第2のバスラインを経由した前記動画データを記憶する第2のRAMとを設けても良い。この場合、表示アドレス制御回路は、第1のRAMからの静止画データを表示データとして読み出し制御する第1の表示アドレス制御回路と、第2のRAMからの動画データを表示データとして読み出し制御する第2の表示アドレス制御回路とを有する。また、第1のRAMは、第1のカラムアドレス制御回路および第1のページアドレス制御回路により書き込みアドレスが制御され、第2のRAMは、第2のカラムアドレス制御回路および第2のページアドレス制御回路により書き込みアドレスが制御される。

#### [0016]

このように、静止画データ用の第1のRAMと、動画データ用の第2のRAMを有することで記憶領域は拡大されるが、動画データを第2のRAMにて書き換えながら、同時に静止画データを第1のRAMにて書き換えることができる。

#### [0017]

本発明の一形態では、第1のカラムアドレス制御回路は、MPU系制御回路からの信号に基づいて、RAMの読み出しカラムアドレスを指定し、第1のページアドレス制御回路は、MPU系制御回路からの信号に基づいて、RAMの読み出しページアドレスを指定するように構成できる。

#### [0018]

こうすると、一旦RAMに書き込まれたデータを外部MPUに向けて読み出す ことが可能となる。 [0019]

本発明の他の形態に係る表示ユニットは、複数の第1の電極と複数の第2の電極により駆動される電気光学素子を有するパネルと、複数の第1の電極を駆動する本発明の一形態に係るRAM内蔵ドライバと、複数の第2の電極を走査駆動する走査駆動ドライバとを有する。

[0020]

この表示ユニットは、静止画および動画の混合表示を、外部MPUの負担を軽減しながら実現することができる。

[0021]

本発明のさらに他の態様に係る電子機器は、本発明の他の形態に係る表示ユニットと、表示ユニットにコマンド、静止画データおよび動画データを供給するMPUと有する。

[0022]

この電子機器、表示ユニットでの静止画および動画の混合表示に際してMPUの負担が軽減されるので、MPUの稼働効率を高めることができる。

[0023]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して説明する。

[0024]

<第1の実施の形態>

以下、本発明の第1の実施の形態について、図1~図7を参照して説明する。

[0025]

(電子機器の説明)

図1は、本発明が適用される電子機器の概略ブロック図である。図1において、この電子機器は、MPU(マイクロプロセッサユニット)10と、表示ユニット20とから構成される。表示ユニット20は、電気光学素子を有するマトリクスパネル例えばカラー液晶パネル22と、この液晶パネル22を駆動するRAM内蔵のXドライバIC24と、走査用のYドライバIC26とを有する。

[0026]

マトリクスパネル22は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル22としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極(第1の電極)が形成された第1基板と、コモン電極(第2の電極)が形成された第2基板との間に、液晶が封入される。液晶パネル22は薄膜トランジスタ(TFT)、薄膜ダイオード(TFD)等の三端子素子、二端子素子を用いたアクティブマトリクスパネルであっても良い。これらのアクティブマトリクスパネルも、RAM内蔵XドライバIC24により駆動される複数の信号電極(第1の電極)と、YドライバIC26により走査駆動される複数の走査電極(第2の電極)を有する。

## [0027]

液晶パネル22には静止画と動画とを同時に表示可能である。この場合、図1に示すように、画像サイズによって定められる動画表示領域22Aと、それ以外の静止画表示領域(テキストデータ表示領域)22Bの各領域が液晶パネル22に設定される。

#### [0028]

MPU10から表示ユニット20には、図1に示すように、大別して表示コマンド/静止画データと、動画データとが供給される。表示コマンドとして代表的なものに、コマンド/データの区別を示す信号A0、反転リセット信号XRES、反転チップセレクト信号XCS、反転リード信号XRDおよび反転ライト信号XWR等がある。データD7~D0は8ビットのコマンドデータ(静止画および動画用アドレスデータを含む)または静止画データであり、コマンド/データ識別信号A0の論理によって区別されている。動画データは例えば各6ビットのR、G、B信号であり、クロック信号CLK、水平・垂直同期信号H・Vsync等も供給される。

#### [0029]

このように、本実施の形態では、表示コマンド/静止画データのためのバスと 、動画データのためのバスとが分離されている。

#### [0030]

図2は、図1のMPU10および表示ユニット20を携帯電話機30に搭載し

た例を示している。図2に示すMPU10は、携帯電話機30の制御を司るCP U12を有し、このCPU12には静止画用メモリ14、DSP(ディジタル・ シグナル・プロセッサ)16が接続されている。また、DSP16には動画用メ モリ18が接続されている。

#### [0031]

この携帯電話機30には、アンテナ32を介して受信された信号を復調し、あるいはアンテナ32を介して送信される信号を変調する変復調回路34が設けられている。そして、アンテナ32からは、例えばMPEG (Moving Picture Experts Group)のレイヤーIVの規格にて符号化された動画データを送受信可能となっている。

#### [0032]

この携帯電話機30には、例えばディジタルビデオカメラ36を設けることもできる。このディジタルビデオカメラ36を介して動画データを取り込むことができる。携帯電話機30でのデータ送受信、ディジタルビデオカメラ36での撮影などに必要な操作情報は、操作入力部38を介して入力される。

#### [0033]

MPU10に設けられたCPU12は、液晶パネル22の動画表示領域22Aに動画を表示する際には、その動画のサイズを動画情報から決定する。すなわち、図1に示す動画のスタートアドレスSA及びエンドアドレスEAを決定する。なお、図3に示すように動画表示領域22Aと静止画表示領域22Bとを例えば上下でライン分割しても良く、この場合も同様にスタートアドレスSA,エンドアドレスEAが動画のサイズから決定される。

#### [0034]

この動画表示領域22Aに表示される動画は、本実施の形態ではアンテナ32 またはディジタルビデオカメラ36から供給される。アンテナ32から入される 信号は、変復調回路34を介して復調されてDSP16にて信号処理される。こ のDSP16は動画処理用メモリ18と接続され、アンテナ32、変復調回路3 4を介して入力される圧縮データを伸張し、またMPEGのレイヤーIVの規格に て符号化されているデータについてはデコードする。変復調回路34、アンテナ 32を介して送信されるデータはDSP16にて圧縮され、MPEGのレイヤー IVの規格にて符号化して送信する場合にはエンコードされる。このようにDSP16は、MPEGの例えばレイヤーIVのデコーダ、エンコーダとしての機能を有することができる。

[0035]

このDSP16にはディジタルビデオカメラ36からの信号も入力され、アンテナ32またはディジタルビデオカメラ36より入力された信号は、DSP16にてRGB信号に処理されて表示ユニット20に供給される。

[0036]

CPU12は、操作入力部38からの情報等に基づき、必要により静止画用メモリ14を用いて、液晶パネル22に表示される静止画の表示に必要なコマンド、静止画データを表示ユニット20に出力する。

[0037]

例えば、動画はインターネットを経由して配信された映画情報であり、その劇場チケットを予約するための情報が静止画として表示され、操作入力部38からの情報に基づいてチケット予約が実施される。このため、CPU12はさらに、変復調回路34、アンテナ32を介して静止画情報(例えば予約情報)を送出制御する。またCPU12は、必要により、ディジタルビデオカメラ36にて撮影された動画情報を、変復調回路34、アンテナ32を介して送出制御することができる。

[0038]

(XドライバICの説明)

図4は図1に示すRAM内蔵XドライバIC24のブロック図である。図4に示すRAM内蔵XドライバIC24の入出力回路として、MPUインターフェース100と入出力バッファ102,入力バッファ104が設けられている。

[0039]

MPUインターフェース100には、反転チップセレクト信号XCS、コマンド/データの識別信号AO、反転リード信号XRD、反転ライト信号XWR、反転リセット信号XRESなどが入力される。

[0040]

入出力バッファ102には、例えば8ビットのコマンドまたは静止画データD7~D0が入力される。なお、図4では信号D7~D0はパラレルで入出力される例を示しているが、XドライバIC24内の表示データRAM160からMPU10にデータを読み出す必要がない場合には、先頭ビットを識別信号A0とし、それに続く信号D7~D0をシリアルで入出力してもよい。こうすると、MPU10及びXドライバIC12の端子数を減らすことができる。

[0041]

入力バッファ104には、例えば各6ビットのR, G, B信号からなる動画データと、クロック信号CLKとが入力される。各6ビットのR, G, B信号は、クロック信号CLKに同期してパラレルで入出力される。

[0042]

XドライバIC24には、MPUインターフェース100及び入出力バッファ 102に接続された第1のバスライン110と、入力バッファ104に接続され た第2のバスライン120とが設けられている。

[0043]

第1のバスライン110にはバスホールダ112とコマンドデコーダ114とが接続され、第2のバスライン120にはバスホールダ122が接続されている。なお、入出力バッファ102にはステータス設定回路116が接続され、XドライバIC24の動作状態がMPU10に出力されるようになっている。

[0044]

第1,第2のバスライン110,120は共に、表示データRAM160のI / Oバッファ162に接続され、表示データRAM160に対してリード、ライ トされる静止画データ及び動画データが伝送される。

[0045]

XドライバIC24には、上述した表示データRAM160、I/Oバッファ 162の他に、MPU系制御回路130、カラムアドレス制御回路140、ペー ジアドレス制御回路150、ドライバ系制御回路170、PMWデコード回路1 80及び液晶駆動回路190などが設けられている。 [0046]

MPU系制御回路130は、コマンドデコーダ114を介して入力されるMP U10のコマンドに基づいて、表示データRAM160に対するリード、ライト 動作を制御する。このMPU系制御回路130により制御されるカラムアドレス 制御回路140及びページアドレス制御回路150が設けられている。本実施の 形態では、カラムアドレス制御回路140は、静止画データの書き込みカラムア ドレスと静止画及び動画データの読み出しカラムアドレスを指定する第1のカラ ムアドレス制御回路142と、動画データの書き込みカラムアドレスを指定する 第2のカラムアドレス制御回路144とを有する。ページアドレス制御回路15 0は、静止画データの書き込みページアドレスと静止画及び動画データの読み出 しページアドレスとを指定する第1のページアドレス制御回路152と、動画デ ータの書き込みページアドレスを指定する第2のページアドレス制御回路154 とを有する。なお、図4では図示していないが、MPU10からの垂直、水平同 期信号H・VsyncがMPU系制御回路130に入力される。水平同期信号H syncは、動画データの書き込みの際のノイズ等の誤書き込みによる表示ずれ 等を極力抑えるために、第2のカラム・ページアドレス制御回路144,154 内に設けられたカウンタのセット、リセットに用いられる。さらに、水平・垂直 同期信号H・Vsyncは、カラムアドレス、ページアドレスをスタートアドレ スSAに戻すために用いられる。また、ページアドレス制御回路150は、ドラ イバ系制御回路170により制御されて1ライン毎に表示アドレスを指定する表 示アドレス制御回路156を含んでいる。

[0047]

ドライバ系制御回路170は、Xドライバ系制御回路172及びYドライバ系制御回路174を含む。このドライバ系制御回路170は、発振回路176からの発振出力に基づいて階調制御パルスGCP、極性反転信号FR、ラッチパルスLPなどを発生し、MPU系制御回路130とは独立して、表示アドレス制御回路156、PWMデコード回路180、電源制御回路178およびYドライIC26を制御する。

[0048]

PWMデコード回路180は、表示データRAM160より1ライン毎に読み出されるデータをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。液晶駆動回路190は、PWMデコード回路180からの信号を、LCD表示系の電圧に応じた電圧にシフトさせ、図1に示す液晶パネル20のセグメント電極SEGに供給する。

[0049]

(表示データRAMおよびその周辺回路の説明)

図5は表示データRAM160およびその周辺回路の概略回路図である。図5には、第1,第2のカラムアドレス制御回路142,144、第1,第2のページアドレス制御回路152,154および表示アドレス制御回路156のそれぞれの最終段に設けられた第1,第2のカラムアドレスデーコーダ142A,144A、第1,第2のページアドレスデコーダ152A,154Aおよび表示アドレスデコーダ156Aが示されている。

[0050]

図5にはさらに、第1, 第2行目のメモリセルC10, C11…、C20, C21…が示されている。そして、図5に示す各メモリセルには、第1~第3のワード線W1~W3と、第1のビット線対B1, /B1と、第2のビット線対B2, /B2とが接続されている。

[0051]

第1のカラムアドレスデコーダ142Aは、第1のビット線対B1、/B1に接続された第1のカラムスイッチSW1をオン、オフさせる信号を出力する。第2のカラムアドレスデコーダ144Aは、第2のビット線対B2、/B2に接続された第2のカラムスイッチSW2をオン、オフさせる信号を出力する。第1のページアドレスデコーダ152Aは第1のワード線W1を、第2のページアドレスデコーダ156Aは第3のワードラインW3を、それぞれをアクティブとする信号を供給する。

[0052]

従来技術と比較すると、本実施の形態では、第2のワード線W2と、第2のビット線対B2, /B2と、第2のカラムスイッチSW2と、第2のカラムアドレ

スデコーダ144Aと、第2のページアドレスデコーダ154Aとが新たに設けられている。

[0053]

第2のカラムおよびページアドレスデコーダ144A,154Aは、動画データ(R,G,B)を書き込むためのカラムおよびページアドレスを指定する場合にのみ用いられ、このアドレス指定により第2のバスライン120、第2のカラムスイッチSW2を介して、動画データ(R,G,B)がメモリセルに書き込まれる。

[0054]

第1のカラムおよびページアドレスデコーダ142A, 152Aは、静止画データを書き込む時と、静止画および動画データを読み出す時に、カラムおよびページアドレスを指定する。このアドレス指定により第1のバスライン120、第1のカラムスイッチSW1を介して、表示データRAM160に対してデータがリード・ライトされる。

[0055]

表示アドレスデコーダ156Aは、第3のワード線W3を順次1本ずつアクティブにすることで、1ライン上の全メモリセルのデータを表示データ出力線OUTに読み出すものである。この読み出しデータが図4に示すPWMデコーダ回路180に供給されて液晶駆動に供される。

[0056]

(メモリセルの構成について)

図6は表示データRAM160内のメモリセルC10を示す回路図である。メモリセルC10は、他のメモリセルと同一の構成を有する。このメモリセルC10は、2つのCMOSインバータ210,202にて構成されるメモリ素子200を有する。2つのMOSインバータ201,202は、その入出力同士を互いに接続する第1,第2の配線204,206を有する。第1配線204とビット線B1との間には第1のN型MOSトランジスタ210(第1のスイッチ)が接続され、そのゲートは第1のワード線W1に接続されている。同様に、第2配線206とビット線/B1との間には第2のN型MOSトランジスタ212(第1

のスイッチ)が接続され、そのゲートは第1のワード線W1に接続されている。

[0057]

以上の構成により、第1のページアドレスデコーダ152Aからのアクティブ信号により第1のワード線W1が"H"となると、第1,第2のN型トランジスタ210,212がオンされる。これにより、メモリセルC10は第1の一対のビット線B1,/B1と接続される。このとき、第1のカラムアドレスデコーダ142Aからアクティブ信号により第1のカラムスイッチSW1がオンしていると、メモリセルC10に対するデータのリード・ライトが可能となる。

[0058]

また、電源供給線VDDと表示データ出力線OUTとの間には第1,第2のP型MOSトランジスタ220,222が接続されている。第1のP型MOSトランジスタ220のゲートは第2の配線206に接続され、第2のP型MOSトランジスタ222のゲートは第3のワード線W3に接続されている。

[0059]

メモリセルC10のデータを表示データ出力線 OUTに読み出す前に、この表示データ出力線 OUTは "L"にプリチャージされている。このプリチャージ動作後に第3のワード線W3を"L"として第2のP型MOSトランジスタ222をオンさせた状態で、表示データ出力線 OUTのデータがPWMデコーダ回路180にてラッチされる。このとき、第2の配線206の電位が"H"(第1の配線204の電位が"L")であれば表示データ出力線 OUTは"L"のままであり、第2の配線206の電位が"L"(第1の配線204の電位が"H")であれば表示データ出力線OUTは"H"となる。このようにして、表示データRAM160からの表示データの読み出しを1ライン同時に行うことができる。

[0060]

本実施の形態ではさらに、第2のワード線W2と第2のビット線対B2, /B2とが設けられている。このため、第1配線204とビット線B2との間には第3のN型MOSトランジスタ230(第2のスイッチ)が接続され、そのゲートは第2のワード線W2に接続されている。同様に、第2配線206とビット線/B2との間には第4のN型MOSトランジスタ232(第2のスイッチ)が接続

され、そのゲートは第2のワード線W2に接続されている。

[0061]

以上の構成により、第2のページアドレスデコーダ154Aからのアクティブ信号により第2のワード線W2が"H"となると、第3,第4のN型トランジスタ230,232がオンされ、メモリセルC10は第2の一対のビット線B2,/B2と接続される。このとき、第2のカラムアドレスデコーダ144Aからアクティブ信号により第2のカラムスイッチSW2がオンしていると、メモリセルC10に対する動画データのライトが可能となる。

[0062]

(表示データRAMに対する静止画、動画の書き込みについて)

MPU10は、図1または図3に示す動画表示領域22AのスタートおよびエンドアドレスSA, EAと対応する表示データRAM160のページアドレスおよびカラムアドレスを、動画情報から予め知得している。このためMPU10は、表示データRAM160のエリアのうち動画表示領域22Aと対応するエリアのカラムアドレスおよびページアドレスを、所定の書き込み周波数に従って繰り返し指定することが可能となる。この動画表示領域22Aと対応するエリアのカラムアドレスおよびページアドレスは、XドライバIC24の入出力バッファ102、MPU系制御回路130を経由して、第2のカラムアドレス制御回路144および第2のページアドレス制御回路154に入力される。最終的に、図5に示す第2のカラムアドレスデコーダ144Aおよび第2のページアドレスデコーダ154Aを介して、表示データRAM160のカラムおよびページアドレスが指定される。動画データについて、入力バッファ104および第2のバスライン120を経由させることで、静止画データのバスライン110とは異なる経路にてリアルタイムで伝送することができ、それにより動画データがリアルタイムで書き換えられることになる。

[0063]

一方MPU10は、表示データRAM160のエリアのうち静止画表示領域2 2Aと対応するエリアのカラムアドレスおよびページアドレスを指定して、操作 入力部38からの情報入力があった時などの静止画データに変更が生じた時にの み、所定の書き込み周波数にてデータ書き換えを実施する。

[0064]

このように、本実施の形態では、静止画と動画とを表示データRAM160に書き込むにあたって、アドレス指定およびデータ伝送をそれぞれ別ルートにて実施し、メモリセルはそれらのいずれのデータも書き込めるように構成されている。従って、静止画と動画とを同時にページ単位で異なるメモリセルに書き込むことが可能となり、どちらか一方のデータ書き込みを停止する必要はない。

[0065]

また、メモリセルは静止画および動画のいずれのデータも書き込めるように構成されているので、動画表示領域22Aを任意に変更することが可能となる。

[0066]

ここで、液晶パネル20の動画表示領域22Aに動画を表示するに際しては、 例えば60Hzすなわち1秒間に60フレームを表示できる図7に示す読み出し クロックに従って、表示データRAM160から表示データが読み出される。

[0067]

一方、静止画データは、液晶表示のための駆動周波数より高い例えば90Hz すなわち1秒間に90フレームを表示できる静止画書き込みクロックに従って、 表示データRAM160に表示データが書き込まれる。このように、表示読み出 しレートより高い書き込みレートにて静止画の書き換えを実施しているため、操 作入力部38での操作に応じたスクロール表示等に追従した表示が可能となる。

[0068]

これに対して動画データについては、人間の網膜の残像現象を利用するものであるので、携帯電話機などのように精密な動画表示が求められない場合には、動画のフレーム数を低く(表示に合わせて60フレーム全部を書き換える必要はない)しても支障はない。本実施の形態では、例えば20Hzすなわち1秒間に20フレームの動画データを書き込むことができる周波数で書き込みを行うこともできるし、60フレームの周波数にて20/60=1/3のデータをMPU10からXドライバIC24に送出するだけでもよい。RAMを内蔵していないXドライバICを使用する場合には60フレーム分のデータを常に書き換える必要が

あるが、このように動画の書き込み周波数を低く(書き込みレートを低く)し、 または書き換えられるデータ量を減少することで、静止画とは異なり表示データ RAM160の内容を常時書き換える必要がある動画データの書き込み回数が少 なくなり、その分メモリセルにて消費される電力を少なくすることができる。

[0069]

#### <第2の実施の形態>

図8は、本発明の第2の実施の形態に係るXドライバIC300の一部のブロック図である。なお、図8において図4と同一機能を有する回路については、図4と同一の符号を用いその詳細な説明を省略する。また、図8にて省略されている回路は、図4の回路と同一である。

[0070]

図8に示すXドライバIC300が図4に示すXドライバIC24と相違する点は、まず第1,第2の表示データRAM310,320を設けた点である。第1の表示データRAM310には静止画データが記憶され、第2の表示データRAM320には動画データが記憶される。なお、第1,第2のRAM310,320は、図6に示す第2のワード線W2と、第2のビット線対B2,/B2と、第2のカラムスイッチSW2と、第2のカラムアドレスデコーダ144Aと、第2のページアドレスデコーダ154Aは不要であり、従来構成のメモリセルを用いることができる。

[0071]

図9は、第1の表示データRAM310の静止画表示領域310、第2の表示 データRAM320の動画記憶領域320A、液晶パネル22の動画表示領域2 2Aおよび静止画表示領域22Bの関係を示している。

[0072]

第1,第2の表示データRAM310,320は液晶パネル22の一画面の全画素と対応する記憶領域を有する。これにより、図9に示す静止画記憶領域310Aおよび動画記憶領域320Aは任意に変更可能となる。なお、図9では説明の便宜上、第1,第2の表示データRAM310,320の各メモリ空間と、液晶パネル22の表示空間とを同一の大きさに描いている。

[0073]

例えば1秒間に20枚のフレームレートにて第2の表示データRAM320の動画記憶領域320Aにデータが書き込まれ、例えば1秒間に60枚のフレームレートにてデータが読み出されて液晶パネル22の動画表示領域22Aに表示される。一方、例えば1秒間に90枚のフレームレートにて第1の表示データRAM310の静止画記憶領域310Aにデータが書き込まれ、例えば1秒間に60枚のフレームレートにてデータが読み出されて液晶パネル22の静止画表示領域22Bに表示される。

[0074]

このように、第2の実施の形態では第1の実施の形態とは異なり第1,第2の表示データRAM310,320を設けている。このため、第1の表示データRAM310に対応させて、第1のカラムアドレス制御回路142、第1のI/Oバッファ312、第1のページアドレス制御回路152および第1の表示アドレス制御回路330を設けている。同様に、第2の表示データRAM320に対応させて、第2のカラムアドレス制御回路144、第2のI/Oバッファ322、第1のページアドレス制御回路154および第2の表示アドレス制御回路340を設けている。

[0075]

さらに、第1,第2の表示データRAM310,320からの表示データを、MPU系制御回路130からの出力に基づいて選択してPWMデコーダ回路180に出力するセレクタ350を設けている。

[0076]

本発明の第2の実施の形態においても、静止画、動画は第1,第2のバスライン110,120により別系統にて伝送される。また、第1のRAM310,第2のRAM320にデータを書き込むためのカラムおよびページアドレスも、静止画と動画とで別系統で指定される。このため、動画データを第2のRAM320に書き換えながら、同時に静止画データを第1のRAQM310にて書き換えることができ、動画データの書き込みの終了を待って静止画データを書き込む必要がない。

[0077]

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨 の範囲内で種々の変形実施が可能である。

【図面の簡単な説明】

【図1】

本発明が適用される電子機器の概略ブロック図である。

【図2】

図1の電子機器の一例である携帯電話機の概略ブロック図である。

【図3】

図1に示す液晶パネルの表示例とは異なる表示例を示す概略説明図である。

【図4】

図1に示すXドライバICの概略ブロック図である。

【図5】

図4に示す表示データRAM及びその周辺回路の概略説明図である。

【図6】

図5に示す表示データRAM内のメモリセルの回路図である。

【図7】

静止画及び動画の書き込みクロックと表示用読み出しクロックとを示す波形図である。

【図8】

本発明の第2の実施の形態に係るXドライバICの概略ブロック図である。

【図9】

図8に示す第1,第2の表示データRAMの記憶領域と液晶パネルの表示領域 との関係を示す概略説明図である。

【符号の説明】

- 10 MPU
- 12 CPU
- 14 静止画用メモリ
- 16 DSP(ディジタル・シグナル・プロセッサ)

#### 特平11-338146

- 18 動画用メモリ
- 20 表示ユニット
- 22 液晶パネル
- 22A 動画表示領域
- 22B 静止画表示領域
- 24 XドライバIC
- 26 YドライバIC
- 30 携帯電話機
- 32 アンテナ
- 34 変復調回路
- 36 ディジタルビデオカメラ
- 38 操作入力部
- 100 MPUインターフェース
- 102 入出力バッファ
- 104 入力バッファ
- 110 第1のバスライン
- 112 バスホールダ
- 114 コマンドデコーダ
- 116 ステータス設定回路
- 120 第2のバスライン
- 122 バスホールダ
- 130 MPU系制御回路
- 140 カラムアドレス制御回路
- 142 第1のカラムアドレス制御回路
- 142A 第1のカラムアドレスデコーダ
- 144 第2のカラムアドレス制御回路
- 144A 第2のカラムアドレスデコーダ
- 150 ページアドレス制御回路
- 152 第1のページアドレス制御回路


#### 特平11-338146

- 152A 第1のページアドレスデコーダ
- 154 第2のページアドレス制御回路
- 154A 第2のページアドレスデコーダ
- 160 表示データRAM
- 162 I/Oバッファ
- 170 ドライバ系制御回路
- 172 Xドライバ系制御回路
- 174 Yドライバ系制御回路
- 176 発振回路
- 178 電源制御回路
- 180 PWMデコーダ回路
- 190 液晶駆動回路
- 200 メモリ素子
- 201, 202 CMOSインバータ
- 204, 206 第1, 第2の配線
- 210, 212 第1, 第2のN型MOSトランジスタ (第1のスイッチ)
- 220, 222 第1, 第2のP型MOSトランジスタ
- 230, 232 第3, 第4のN型MOSトランジスタ(第2のスイッチ)
- 300 XドライバIC
- 310,320 第1,第2の表示データRAM
- 312, 322 I/Oバッファ
- 330,340 第1,第2の表示アドレス制御回路
- 350 セレクタ
- W 1 ~ W 3 第 1 ~ 第 3 の ワード線
- B1, /B1 第1のビット線対
- B2, /B2 第2のビット線対
- C10, C11, C20, C21 メモリセル


【書類名】

図面


【図1】




【図2】




【図3】




### 【図4】




【図5】




【図6】




## 【図7】



【図8】



## 【図9】



#### 特平11-338146

【書類名】 , 要約書

【要約】

【課題】 RAMへの動画のデータの書き込みと同時に静止画データを書き込む ことができるRAM内蔵ドライバを提供すること。

【解決手段】 RAM内蔵XドライバIC24は、MPU10からの静止画データ、動画データを伝送する第1,第2のバスライン110,120と、静止画データおよび動画データを記憶するRAM160と、静止画データを書き込むためのRAMのカラム・ページアドレスを指定する第1のカラム・ページアドレス制御回路142,152と、動画データを書き込むためのRAMのカラム・ページアドレス制プドレスを指定する第2のカラム・ページアドレス制御回路144,154と、MPUからのコマンドに基づいて、各アドレス制御回路を制御するMPU系制御回路130と、RAMに記憶された静止画データおよび動画データを、表示データとして読み出し制御する表示アドレス制御回路156と、表示アドレス制御回路を制御するドライバ系制御回路170とを有する。

【選択図】 図4

## 特平11-338146

## 出願人履歴情報

識別番号

[000002369]

1. 変更年月日 1990年 8月20日

[変更理由] 新規登録

住 所 東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社